作者:whisper
链接:http://proprogrammar.com:443/article/265
声明:请尊重原作者的劳动,如需转载请注明出处
避免CPU“空等”现象
CPU和主存(DRAM)的速度差异
程序访问的局部性原理
从功能上看,是主存的缓冲存储器,由高速的SRAM组成。
Cache的设计依据
-CPU这次访问过的数据,下次有很大的可能也是访问附近的数据。
CPU与Cache之间的数据传送是以字为单位
主存与Cache之间的数据传送是以块为单位
主存称为块,Cache称为行,实质相同
(1)增加Cache的级数
片载(片内)Cache
片外Cache
(2)统一缓存和分立缓存
指令Cache 数据Cache
与主存结构有关
与指令执行的控制方式有关 是否流水
i = j mod C
每个缓存块i可以和若干个主存块对应
每个主存块j只能和一个缓存块对应
这种对应关系是确定的 i = j mod C
1、先进先出(FIFO)算法
2、近期最少使用(LRU)算法
3、最不经常使用(LFU)算法
直接 某一主存块 只能固定映射到某一缓存块
全相联 某一主存块 能映射到任一缓存块
组相联 某一主存块 只能映射到某一缓存组中的任一块
亲爱的读者:有时间可以点赞评论一下
全部评论